linux防止误删除的简单办法[Tips]

建立硬链接，ln 源文件 【链接名】

硬链接的作用就是允许一个文件拥有多个有效路径名，直到删除最后一个链接文件才会真正被删除

Dirac-> vc-2 ?

About Dirac

Dirac is an advanced royalty-free video compression format designed for a wide range of uses, from delivering low-resolution web content to broadcasting HD and beyond, to near-lossless studio editing.

The Dirac Project

Originally created by the BBC Research department, the Dirac project has expanded to include companies providing hardware equipment and software for handling Dirac video, as well as an active open-source development group.

Origin of the Name "Dirac"

The name "Dirac" is a reference to Paul A. M. Dirac, British physicist and winner of the 1933 Nobel Prize in Physics. The prize was shared with Erwin Schrödinger, for whom the Schroedinger implementation of Dirac was named.

read more:http://www.diracvideo.org/

硅谷模式未必适合本土创业公司【转自老杳吧】

本人目前就职于一家本土集成电路创业公司，对这篇文章高度认同。

所谓硅谷集成电路创业模式一般包含三个阶段，一、获得VC对创意及团队认可，一般集成电路设计创业团队可以获得100-500万美元的启动资金创业；二、产品开发完成后创业公司会二次融资，额度一般在500-2000万美元用于产品推广；三、技术或产品获得市场认可后创业公司一般会选择直接IPO或被知名跨国公司收购，成功的硅谷创业公司一般都会经历上述三个阶段。

与硅谷模式不同，集成电路在中国发展几十年，上市的只有中星微、展讯和珠海炬力，能够被跨国公司收购的案例很少，十年前新涛科技被IDT以8500万美元收购以及上海掌微被Sirf 1.25亿美元收购之外鲜有成功，其实这两家也不能算是本土创业公司，总部都在硅谷，运营主体都设在美国，中国只设有部分研发，甚至所销售的产品也是以海外为主。

硅谷创业以核心技术为目标，能被跨国公司收购很正常，国内集成电路设计公司瞄准的是市场需求，至于技术是否领先则往往不是创业者最关注的，因此本土公司创业在技术层面很难引起跨国公司的关注，一旦开拓市场不利，被收购的价值为零，在中国集成电路设计界很少出现并购也是因为这个原因，因为中国集成电路设计公司有五百家之多，很多人预计未来会出现并购潮，老杳却认为很难，倒闭潮倒是非常有可能，真正拥有尖端核心技术的中国IC设计公司很少。

没有尖端核心技术并不能阻止本土IC设计公司的兴起，毕竟作为全球最大的电子产品制造基地，中国电子市场对不同种类、不同水准的集成电路需求非常旺盛，只有能够开发出适应市场需求的产品，即使没有最高端的技术本土IC设计公司一样可以做的非常不错，也是基于这一点，许多风险投资商认为中国是集成电路投资最后一片沃土。

与硅谷创业尽快开发出尖端技术不同，本土集成电路创业公司最大目标应当是尽快赚钱，无论产品高端低端，无论是否代表高科技，只有尽快实现营业收入，才能与客户建立紧密的关系，更好的把握市场脉搏，进而通过就客户推广新产品，目前阶段很多中国本土集成电路设计公司都是依赖中国成熟的电子制造产业生存，虽然产品品质与跨国公司相比略有差距，更好的性能价格比是竞争的根本，本土集成电路设计业的发展，反过来也促进了中国制造业的进步，制造出更加便宜、功能更加丰富的电子产品，应当说目前中国本土集成电路设计业已经与电子制造业形成了良好的互动和彼此依存的共生关系，山寨手机之所以流行，MTK固然居功至伟，中国本土集成电路设计业在成本上做的贡献同样不可小视，目前本土IC已经在FM、摄像头、蓝牙、电源管理、音频放大期，功率放大器、模拟电视甚至电池等部件上已经替代了或正在替代跨国公司成为主流供货商。其它诸如玩具用音频芯片等更在全球占据统治地位。

应当说本土IC更依赖市场而不是技术，这是本土IC创业公司与硅谷创业的最大区别，基于此本土创业者要更加重视市场和盈利，也正因为如此，本土集成电路设计公司被收购的价格会很低，这一点与电脑、电视领域的竞争格局并没有太大的区别。

虽然创业阶段本土与硅谷有较大的区别，如果希望成为一家伟大的公司，二者却殊途同归，说到底就像联想的"贸工技"和华为的"技工贸"的区别，拥有了市场的联想可以进一步拓展核心技术，这是本土IC发展的捷径，拥有了核心技术的华为进一步拓展市场，这是硅谷创业的归宿，当然如果创业公司无法最终生存，那又是另外一件事。(作者：老杳）

原帖地址：http://laoyaoba.com/wordpress/?p=2361

2009 Coming

Merry Christmas & Happy New Year!

diff in linux

diff在linux下用来比较两个文件或者文件夹的内容，具体使用可以参考http://linux.about.com/library/cmd/blcmdl1_diff.htm，其中-b可以比较不同类型的文件，如dos，unix，但经实践证明，如果两个文件类型不一样，且文件比较大，如大于1MB时，比较时间会很长，why?
如果我们把Windows下产生的文件在linux下执行一次dos2unix，转换成unix类型，然后再用diff比较，时间将大大减少。仅试过文本文件。

Virtex5 DSP48E Synplify8.6.2 bug?

最近工作中遇到的一个问题，不知道是否是工具的bug，在此备案。
问题描述：设计中所用到的一个乘法器，在fpga验证时不能工作，用逻辑分析仪查看得知乘法器输入正确，但输出有问题。通过多次修改并用综合后的网表仿真得知是synplify在综合时调用DSP48E时处理出错，具体分析如下：
环境：Xilinx的Virtex5 LX系列FPGA，Synplify8.6.2综合，ISE9.2实现，Modelsim后仿
设计背景：乘法器的输入，一端为寄存器直接输出，另一端是比较复杂的组合逻辑，输出结果再做加法等运算，然后送入寄存器。
DSP48E简介：
Virtex-5 DSP48E Slice 包含 Virtex-4 DSP48 的所有功能以及多种新功能。这些新功能包括
一个更宽的 25 x 18 乘法器和一个扩展后用作逻辑单元的加/ 减功能。
看框图：

其中输入可以有两级寄存器，所以在做优化的时候会把外面的寄存器放到里面，而这两级寄存器分别有两个EN端，当只用其中一个时，会使用REG2，可以从仿真的model中间看到详细的描述，但Synpilfy在处理这种情况时，使用的是REG1 ，此时CE2常为1，所以导致输入数据不能在正确的时刻被latch，进而导致输出错误。
在搜索时发现Xilinx自己的工具，如coregen之类的在处理DSP48E时也出现过不少bug，synplify也是从8.6版本才开始支持virtex5的，所以我觉得很有可能是工具在这有bug，目前synplify的版本已达9.6以上，估计新版本不会再有此问题。
总结：
1、尽量不要用工具最新的功能，关注工具新版的release notes
2、FPGA做逻辑验证的时候最好不要使用FPGA的特殊单元，也不要让工具做太多的优化，除非timing确实有问题
3、出了问题应该先分析问题，不要一上来就尝试各种修改的办法。（这点我开始认为自己的coding style有问题，让工具犯傻了，所以修改了好几次，均已失败告终）

IPcore Release Package

IPcore Release Package Should include:

1. Synthesizable Verilog RTL
   
2. Bit-accurate C model
   
3. Verilog testbench
   
4. Detailed product documentation
   
5. Design specifications
   
6. Integration guidelines
   
7. Complete verification suite
   
8. VHS tape with example noisy signals
   
9. Extensive tests including corner-case scenarios
   
10. Golden test result vectors
    
11. FPGA test board (with testbench and supporting files)
    
12. Support and training
    
13. to be added...

清除所有.svn目录

一、在linux下

删除这些目录是很简单的，命令如下
find . -type d -name ".svn"|xargs rm -rf

或者

find . -type d -iname ".svn" -exec rm -rf {} \;  

全部搞定。

二、在windows下

1、在项目平级的目录，执行dos命令： 
xcopy project_dir project_dir_1 /s /i

2、或者在项目根目录执行以下dos命令 
for /r . %%a in (.) do @if exist "%%a\.svn" rd /s /q "%%a\.svn"

3、直接用windows的搜索功能，打开搜索隐藏文件的选项，然后搜索.svn，再一起删除即可

Power Savings Techniques

From snug San Jose -- Power Analysis Methodology
From Spreadsheet to Sign-off  by George Cuan, Cisco Systems, Inc.

async fifo design

Key points:
1. fifo body: dual ports sram or registers array
2. read and write address for sram
3. empty and full flag for the fifo body, it's the most important, and there are two methods presented in the reference paper.
4. almost empty or almost full flag, if needed
5. fifo content depth or fifo space depth, if needed
6. some special case for the special application, eg.  the predicable  r/w clock frequence ratio.

Reference paper:
 http://www.sunburst-design.com/papers/

H.264 Baseline Decoder from opencores

    Nova is a low-power realtime H.264/AVC baseline decoder of QCIF resolution, targeting mobile applications. It is a dedicated, full hardwired and self-contained ASIC design without utilizing any GPP/DSP cores. It has been successfully verified on Xilinx Virtex-4 FPGA and 0.18um ASIC chip. The measured power consumption is 293uW@1V for 30fps QCIF decoding.

Introduction page:http://www.opencores.org/projects.cgi/web/nova/overview 

source code download[http]:http://www.ipcore.cn

Berkeley University EECS Course WEB Sites

http://inst.eecs.berkeley.edu/classes-eecs.html

There are many EE classes online, so good for the EE students and RDs.

EECS1 Introduction to EECS
EECSBA1 Strategic Computing and Communications Technology
EECS20N Structure and Interpretation of Systems and Signals
EE24 Freshman Seminar
EE40 Introduction to Microelectronic Circuits
EE42 Introduction to Digital Electronics
EE43 Introductory Electronics Laboratory
EE98 EE 98 Seminar Home Pages
EE100 Electronic Techniques for Engineering
EE104 Linear and Nonlinear Circuits
EE105 Microelectronic Devices and Circuits
EE117 Electromagnetic Fields and Waves
EE117B Electromagnetic Fields and Waves II
EE118 Introduction to Optical Communication Systems
EE119 Introduction to Optical Engineering
EECS120 Signals and Systems
EE121 Introduction to Digital Communication Systems
EE122 Introduction to Communication Networks
EE123 Digital Signal Processing
EE125 Introduction to Robotics
EE126 Probability and Random Processes
EE128 Feedback Control
EE129 Neural and Nonlinear Information Processing
EE130 Integrated-Circuit Devices
EE131 Semiconductor Electronics
EE136 Introduction to Quantum and Optical Electronics
EE140 Linear Integrated Circuits
EE141 Introduction to Digital Integrated Circuits
EE142 Integrated Circuits for Communications
EE143 Microfabrication Technology
EE145L Introductory Electronic Transducers Laboratory
EE145M Intro Microcomputer Interfacing Lab
EE145A (renamed to EE145L)
EE145B Image Processing and Reconstruction Tomography
EE146 unknown
EECS150 Components and Design Techniques for Digital System...
EECS152 Computer Architecture and Engineering
EE192 Mechatronics
EE194 EE 194 Seminar Home Pages
EEH196A Senior Honors Thesis Research
EE198 EE 198 Seminar Home Pages
EE199 Independent Study
EE201 Strategic Computing and Communications Technology
EE210 Applied Electromagnetic Theory
EE210B Applied Electromagnetic Theory
EE213 Soft X-Rays and Extreme Ultraviolet Radiation
EE217 Microwave Circuits
EE219 unknown
EE219A Computer-Aided Verification of Electronic Circuits
EE219B Logic Synthesis for Hardware Systems
EE219C Computer-Aided Verification
EE220 Neural & Nonlinear Information Processing
EE221A Linear System Theory
EE222 Nonlinear Systems--Analysis, Stability and Control
EE223 Stochastic Systems: Estimation and Control
EE224A Digital Communications
EE224B Fundamentals of Wireless Communications
EE225D Audio Signal Processing
EE225A Digital Signal Processing
EE225B Digital Image Processing
EE225C VLSI Signal Processing
EE226 unknown
EE226A Random Processes in Systems
EE227A Introduction to Convex Optimization
EE228A Communication Networks
EE229 Information Theory and Coding
EE229B Error Control Coding
EE230 Solid State Electronics
EE231 Solid State Devices
EE232 Lightwave Devices
EE233 Lightwave Systems
EE235 Nanoscale Fabrication
EE236A Quantum and Optical Electronics
EE238 Superconductive Devices and Circuits
EE240 Analog Integrated Circuit Design and Analysis
EE241 Advanced Digital Integrated Circuits
EE242 Advanced Integrated Circuits for Communications
EE243 Advanced IC Processing and Layout
EE244 Computer-Aided Design of Integrated Circuits
EECS245 Introduction to MEMS Design
EE246 Microelectromechanical Systems (MEMS)
EE247 Analysis and Design of VLSI Analog-Digital Interfac...
EE249 Embedded System Design
EE290D Advanced Topics in Semiconductor Technology
EE290E Advanced Topics in Electromagnetics and Plasmas
EE290F Advanced Topics
EE290G (renamed to EE245)
EE290H Semiconductor Manufacturing
EE290I Advanced Topics in Wireless Communication
EE290J Advanced Topics in Electrical Engineering
EE290N Advanced Topics in System Theory
EE290O Advanced Topics in Control
EE290Q Advanced Topics in Communication Networks
EE290S Advanced Topics in Communications and Information T...
EE290T Advanced Topics in Signal Processing
EE290X Advanced Topics in Management and Social Issues in ...
EE290Y Organic Materials in Electronics
EE290A Advanced Topics in Computer-Aided Design
EE290B Advanced Topics in Solid State Devices
EE290C Advanced Topics in Circuit Design
EE291 Control and Optimization of Distributed Parameters ...
EE291E Hybrid Systems and Intelligent Control
EE297 Field Studies in Electrical Engineering
EE298 EE 298 Seminar Home Pages
EE299 Individual Research
EE301 Teaching Techniques for Electrical Engineering   
 

Support earthquake relief in China

From:http://en.wikipedia.org/wiki/2008_Sichuan_earthquake

The 2008 Sichuan earthquake (Chinese: 四川大地震), which measured at 8.0 Ms according to the China Seismological Bureau, and 7.9 Mw according to USGS, occurred at 14:28:01.42 CST (06:28:01.42 UTC) on 12 May 2008 in Sichuan province of China. It was also known as the Wenchuan earthquake (Chinese: 汶川大地震), after the earthquake's epicenter in Wenchuan County in Sichuan province. The epicenter was 80 kilometres (50 mi) west-northwest of Chengdu, the capital of Sichuan, with a depth of 19 kilometres (12 mi).[2] The earthquake was felt as far away as Beijing (1,500 km away) and Shanghai (1,700 km away), where office buildings swayed with the tremor.[5] The earthquake was also felt in nearby countries.
Official figures (as of May 22, 10:00 CST) state that 51,151 are confirmed dead, including 50,651 in Sichuan province, and 288,431 injured.[4] Tens of thousands are missing, approximately 14,000 of them buried, and eight provinces were affected.[6] The earthquake left about 4.8 million people homeless.[7] It was the deadliest and strongest earthquake to hit China since the 1976 Tangshan earthquake, which killed over 240,000 people.

Support earthquake relief in China

http://www.google.com/chinaearthquake/

新的虚拟主机

最近新申请了国外的虚拟主机，以后blogger的ftp发布顺畅多了。
庆祝...

registered output

      最近项目碰到的一个问题，设计时没用寄存器输出，导致接口部分由于时序问题出错。就此问题谈点自己的看法。

      一般来说，我们只是在芯片的接口处考虑寄存器输出，因为内部逻辑都能在EDA工具的控制较好地保证timing，但接口处由于对方的逻辑未知，无法保证timing，在某些case可能会出现timing出错的问题。

      当项目较大时，综合不能完全top-down，此时在IP的顶层最好也用寄存器输出，以简化IP间接口timing的check。

      IP内部的话，不一定非得寄存器输出不可。很多初学者为了简单起见，只要是输出都加上寄存器，这样会浪费面积，而且有时电路的效率也会降低（delay1T）。

      总的来说，是否需要寄存器输出虽是个小问题，但对于高效稳定的设计，任何小问题都不得放过。

How to do Statistical Timing Analysis for a Path that Includes Clock-shaping Circuit

Question:
I have a pulse-shaping circuit similar to the one shown in the following figure.
In the following circuit, only the falling edge from and1/A and rising edge from
and1/B should be used (see waveforms).


How should this be modelled in PrimeTime?
Answer:
This can be done using the set_case_analysis command and assigning values "falling"
to and1/A and "rising" for and1/B. A sample verilog netlist, a set of constraint
and the timing reports are shown below to demonstrate the behaviour.
//Verilog netlist
module clock_shape (in,out);
input in;
output out;
buf1a1 b1 (.A(in), .Y(u1_out));
buf1a1 b2 (.A(u1_out), .Y(u2_out));
buf1a1 b3 (.A(u2_out), .Y(u3_out));
and2a1 and1 (.A(in), .B(u3_out),.Y(out));
endmodule
#Constraints
create_clock -p 1 -name clk
set_input_delay -clock clk 0 [all_inputs]
set_output_delay -clock clk 0 [all_outputs]
set_case_analysis falling [get_pin and1/A]
set_case_analysis rising [get_pin and1/B]
report_timing -input_pins -fall_to out
report_timing -input_pins -rise_to out
report_timing -input_pins -through and1/A -fall_to out
#Reports
pt_shell> report_timing -input_pins -fall_to out
****************************************
Report : timing
-path_type full
-delay_type max
-input_pins
-max_paths 1
Design : clock_shape
Version: Z-2007.06-SP2
Date : Thu Oct 4 16:03:46 2007
****************************************
Startpoint: in (input port clocked by clk)
Endpoint: out (output port clocked by clk)
Path Group: clk
Path Type: max
Point Incr Path
---------------------------------------------------------------
clock clk (rise edge) 0.00 0.00
clock network delay (ideal) 0.00 0.00
input external delay 0.00 0.00 f
in (in) 0.00 0.00 f
and1/A (and2a1) 0.00 0.00 f
and1/Y (and2a1) 0.12 0.12 f
out (out) 0.00 0.12 f
data arrival time 0.12
clock clk (rise edge) 1.00 1.00
clock network delay (ideal) 0.00 1.00
output external delay 0.00 1.00
data required time 1.00
---------------------------------------------------------------
data required time 1.00
data arrival time -0.12
---------------------------------------------------------------
slack (MET) 0.88
1
pt_shell> report_timing -input_pins -rise_to out
****************************************
Report : timing
-path_type full
-delay_type max
-input_pins
-max_paths 1
Design : clock_shape
Version: Z-2007.06-SP2
Date : Thu Oct 4 16:04:25 2007
****************************************
Startpoint: in (input port clocked by clk)
Endpoint: out (output port clocked by clk)
Path Group: clk
Path Type: max
Point Incr Path
---------------------------------------------------------------
clock clk (rise edge) 0.00 0.00
clock network delay (ideal) 0.00 0.00
input external delay 0.00 0.00 r
in (in) 0.00 0.00 r
b1/A (buf1a1) 0.00 0.00 r
b1/Y (buf1a1) 0.14 0.14 r
b2/A (buf1a1) 0.00 0.14 r
b2/Y (buf1a1) 0.18 0.32 r
b3/A (buf1a1) 0.00 0.32 r
b3/Y (buf1a1) 0.18 0.50 r
and1/B (and2a1) 0.00 0.50 r
and1/Y (and2a1) 0.18 0.68 r
out (out) 0.00 0.68 r
data arrival time 0.68
clock clk (rise edge) 1.00 1.00
clock network delay (ideal) 0.00 1.00
output external delay 0.00 1.00
data required time 1.00
---------------------------------------------------------------
data required time 1.00
data arrival time -0.68
---------------------------------------------------------------
slack (MET) 0.32
1
pt_shell> report_timing -input_pins -through and1/A -rise_to out
****************************************
Report : timing
-path_type full
-delay_type max
-input_pins
-max_paths 1
Design : clock_shape
Version: Z-2007.06-SP2
Date : Thu Oct 4 16:04:57 2007
****************************************
No constrained paths.
1

some video ebook links

1.Title: Video Codec Design: Developing Image and Video Compression Systems
Author: Iain Richardson
ISBN: 0471485535
http://rapidshare.com/files/21088581/110_0471485535_Video.rar
Password: free4vn.org

2.Title: Video Demystified, Fourth Edition (Demystifying Technology)
Author: Keith Jack
ISBN: 0750678224
http://rapidshare.com/files/21081509/
303_0750678224_JACK__K.__2001_._Video_Demystified_-_A_Handbook_for_the_Digital_Engineer__3rd_ed._.rar
Password: free4vn.org

3.Title: Digital Video Solutions (Solutions)
Author: Winston Steward
ISBN: 192968553X
http://rapidshare.com/files/21087696/1411_192968553X_Digi.rar
Password: free4vn.org

4.Title: Video Coding with Superimposed Motion-Compensated Signals : Applications to H.264 and Beyond(The International Series in Engineering and Computer Science)
Author: Markus Flierl
ISBN: 1402077599
http://rapidshare.com/files/21087711/1409_1402077599_321.rar
Password: free4vn.org

5.Title: Digital Video Broadcasting: Technology, Standards, and Regulations
Author: Ronald de Bruin
ISBN: 0890067430
http://rapidshare.com/files/21087690/1406_0890067430_123.rar
Password: free4vn.org

6.Title: Real-Time Video Compression : Techniques and Algorithms (The International Series in Engineering and Computer Science)
Author: Raymond Westwater
ISBN: 0792397878
http://rapidshare.com/files/21087691/1408_0792397878_efg.rar
Password: free4vn.org

7.Title: Video Data (Innovative Technology Series)
Author: Salima Hassas
ISBN: 1903996228
http://rapidshare.com/files/21087692/1410_1903996228_edc.rar
Password: free4vn.org

Merry Christmas and Happy New Year

Merry Christmas and Happy New Year!

IC封装

芯片设计规划时要考虑到一个重要因素---封装。

[转载]来源：PCB 技术  作者：sjb21ic
1、BGA(ball grid array)
球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸 点陈列载体(PAC) 。引脚可超过200，是多引脚LSI 用的一种封装。
封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为 1.5mm 的360 引脚 BGA 仅为 31mm 见方；而引脚中心距为0.5mm 的304  引脚QFP 为40mm 见方。而且BGA  不 用担心QFP 那样的引脚变形问题。
该封装是美国 Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可 能在个人计算机中普及。最初，BGA 的引脚 (凸点)中心距为1.5mm，引脚数为225 。现在也有一些LSI 厂家正在开发500 引脚的BGA。
BGA 的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为， 由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。
美国Motorola 公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为 GPAC( 见OMPAC 和GPAC)。

2、 BQFP(quad flat package with bumper)
带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起 (缓冲垫)以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中采用 此封装。引脚中心距0.635mm，引脚数从84 到196  左右(见QFP)。

3 、碰焊PGA(butt joint pin grid array)
表面贴装型PGA 的别称( 见表面贴装型PGA)。

4、C－ (ceramic)
表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP 。是在实际中经常使用的记号。

5、Cerdip
用玻璃密封的陶瓷双列直插式封装，用于ECL RAM ，DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip  用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。引脚中心距 2.54mm，引脚数从8 到42。在日本，此封装表示为DIP －G(G 即玻璃密封的意思)。

6 、Cerquad
表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装 DSP 等的逻辑LSI 电路。带有窗口的Cerquad 用于封装 EPROM 电路。散热性比塑料QFP 好，在自然空冷条件下可容许1.5～ 2W 的功率。但封装成本比塑料QFP 高3～5  倍。引脚中心距有1.27mm、0.8mm、0.65mm 、0.5mm、0.4mm 等多种规格。引脚数从32  到368。

7、CLCC(ceramic leaded chip carrier)
带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。此封装也称为 QFJ、QFJ－G(见QFJ) 。

8、COB(chip on board)
板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆 盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术，但它的封装密度远不如TAB 和倒片焊技术。

9、DFP(dual flat package)
双侧引脚扁平封装。是SOP  的别称(见SOP)。以前曾有此称法，现在已基本上不用。

10 、DIC(dual in-line ceramic package)
陶瓷DIP(含玻璃密封) 的别称(见DIP).

11、DIL(dual in-line)
DIP  的别称(见DIP)。欧洲半导体厂家多用此名称。

12 、DIP(dual in-line package)
双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。 DIP 是最普及的插装型封装，应用范围包括标准逻辑 IC，存贮器LSI，微机电路等。引脚中心距2.54mm，引脚数从 6 到64。封装宽度通常为15.2mm。有的把宽度为 7.52mm 和10.16mm 的封装分别称为 skinny DIP 和slim DIP(窄体型DIP)。但多数情况下并不加区分， 只简单地统称为DIP。另外，用低熔点玻璃密封的陶瓷DIP 也称为cerdip( 见cerdip)。

13、DSO(dual small out-lint)
双侧引脚小外形封装。SOP 的别称(见SOP)。部分半导体厂家采用此名称。

14、DICP(dual tape carrier package)
双侧引脚带载封装。TCP( 带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于利用的是TAB(自动带载焊接 )技术，封装外形非常薄。常用于液晶显示驱动LSI，但多数为定制品。另外，0.5mm  厚的存储器LSI 簿形封装正处于开发阶段。在日本，按照EIAJ(日本电子机械工业) 会标准规定，将DICP 命名为DTP。

15 、DIP(dual tape carrier package)
同上。日本电子机械工业会标准对DTCP 的命名( 见DTCP)。

16、FP(flat package)
扁平封装。表面贴装型封装之一。QFP 或SOP(见 QFP 和SOP)的别称。部分半导体厂家采用此名称。

17、 flip-chip
倒焊芯片。裸芯片封装技术之一，在LSI 芯片的电极区制作好金属凸点，然后把金属凸点与印刷基板上的电极区进行压焊连接。封装的占有面积基本上与芯片尺寸相同。是所有封装技
术中体积最小、最薄的一种。但如果基板的热膨胀系数与LSI 芯片不同，就会在接合处产生反应，从而影响连接的可靠性。因此必须用树脂来加固LSI  芯片，并使用热膨胀系数基本相同的基板材料。

18、FQFP(fine pitch quad flat package)
小引脚中心距 QFP。通常指引脚中心距小于0.65mm 的QFP(见 QFP)。部分导导体厂家采用此名称。

19、CPAC(globe top pad array carrier)
美国Motorola 公司对BGA 的别称( 见BGA)。

20、CQFP(quad fiat package with guard ring)
带保护环的四侧引脚扁平封装。塑料QFP 之一，引脚用树脂保护环掩蔽，以防止弯曲变形。 在把LSI  组装在印刷基板上之前，从保护环处切断引脚并使其成为海鸥翼状(L 形状)。这种封装在美国Motorola  公司已批量生产。引脚中心距0.5mm，引脚数最多为208 左右。

21 、H-(with heat sink)
表示带散热器的标记。例如，HSOP 表示带散热器的SOP 。

22、pin grid array(surface mount type)
表面贴装型PGA 。通常PGA 为插装型封装，引脚长约3.4mm。表面贴装型PGA  在封装的底面有陈列状的引脚，其长度从1.5mm 到2.0mm。贴装采用与印刷基板碰焊的方法，因而也称为碰焊 PGA。因为引脚中心距只有1.27mm，比插装型PGA 小一半，所以封装本体可制作得不怎么大，而引脚数比插装型多 (250～528)，是大规模逻辑LSI 用的封装。封装的基材有多层陶瓷基板和玻璃环氧树脂印刷基数。以多层陶瓷基材制作封装已经实用化。

23、JLCC(J-leaded chip carrier)
J 形引脚芯片载体。指带窗口CLCC  和带窗口的陶瓷QFJ 的别称(见CLCC  和QFJ)。部分半 导体厂家采用的名称。

24、 LCC(Leadless chip carrier)
无引脚芯片载体。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。是高速和高频IC 用封装，也称为陶瓷QFN  或QFN－C(见QFN) 。

25、LGA(land grid array)
触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现已 实用的有227 触点(1.27mm 中心距)和 447 触点(2.54mm 中心距)的陶瓷 LGA，应用于高速逻辑 LSI 电路。LGA 与QFP  相比，能够以比较小的封装容纳更多的输入输出引脚。另外，由于引线的阻抗小，对于高速LSI 是很适用的。但由于插座制作复杂，成本高，现在基本上不怎么使用。预计今后对其需求会有所增加。

26 、LOC(lead on chip)
芯片上引线封装。LSI 封装技术之一，引线框架的前端处于芯片上方的一种结构，芯片的中心附近制作有凸焊点，用引线缝合进行电气连接。与原来把引线框架布置在芯片侧面附近的 结构相比，在相同大小的封装中容纳的芯片达1mm 左右宽度。

27 、LQFP(low profile quad flat package)
薄型QFP。指封装本体厚度为1.4mm  的QFP，是日本电子机械工业会根据制定的新QFP外形规格所用的名称。

28、L－QUAD
陶瓷 QFP 之一。封装基板用氮化铝，基导热率比氧化铝高7～8 倍，具有较好的散热性。封装的框架用氧化铝，芯片用灌封法密封，从而抑制了成本。是为逻辑 LSI 开发的一种封装， 在自然空冷条件下可容许W3的功率。现已开发出了 208 引脚(0.5mm 中心距)和160  引脚(0.65mm中心距)的LSI  逻辑用封装，并于1993 年10 月开始投入批量生产。

29 、MCM(multi-chip module)
多芯片组件。将多块半导体裸芯片组装在一块布线基板上的一种封装。根据基板材料可分为MCM－ L，MCM－C 和MCM －D 三大类。
MCM－L 是使用通常的玻璃环氧树脂多层印刷基板的组件。布线密度不怎么高，成本较低。
MCM－C 是用厚膜技术形成多层布线，以陶瓷(氧化铝或玻璃陶瓷 )作为基板的组件，与使
用多层陶瓷基板的厚膜混合IC  类似。两者无明显差别。布线密度高于MCM－L。
MCM －D 是用薄膜技术形成多层布线，以陶瓷(氧化铝或氮化铝)或 Si、Al 作为基板的组件。
布线密谋在三种组件中是最高的，但成本也高。

30、MFP(mini flat package)
小形扁平封装。塑料SOP  或SSOP 的别称(见SOP 和 SSOP)。部分半导体厂家采用的名称。

31、MQFP(metric quad flat package)
按照JEDEC(美国联合电子设备委员会)标准对QFP 进行的一种分类。指引脚中心距为 0.65mm、本体厚度为3.8mm～2.0mm  的标准QFP(见QFP)。

32、 MQUAD(metal quad)
美国Olin 公司开发的一种QFP  封装。基板与封盖均采用铝材，用粘合剂密封。在自然空冷 条件下可容许2.5W～2.8W 的功率。日本新光电气工业公司于 1993 年获得特许开始生产。

33、MSP(mini square package)
QFI  的别称(见QFI)，在开发初期多称为MSP 。QFI 是日本电子机械工业会规定的名称。

34、OPMAC(over molded pad array carrier)
模压树脂密封凸点陈列载体。美国Motorola 公司对模压树脂密封BGA 采用的名称 (见 BGA)。

35、P －(plastic)
表示塑料封装的记号。如PDIP 表示塑料DIP 。

36、PAC(pad array carrier)
凸点陈列载体，BGA  的别称(见BGA)。

37、 PCLP(printed circuit board leadless package)
印刷电路板无引线封装。日本富士通公司对塑料QFN(塑料 LCC)采用的名称(见QFN)。引脚中心距有0.55mm  和0.4mm 两种规格。目前正处于开发阶段。

38 、PFPF(plastic flat package)
塑料扁平封装。塑料QFP 的别称( 见QFP)。部分LSI 厂家采用的名称。

39 、PGA(pin grid array)
陈列引脚封装。插装型封装之一，其底面的垂直引脚呈陈列状排列。封装基材基本上都采用多层陶瓷基板。在未专门表示出材料名称的情况下，多数为陶瓷PGA ，用于高速大规模逻辑LSI 电路。成本较高。引脚中心距通常为2.54mm，引脚数从64  到447 左右。 了为降低成本，封装基材可用玻璃环氧树脂印刷基板代替。也有64～ 256 引脚的塑料PGA。 另外，还有一种引脚中心距为1.27mm  的短引脚表面贴装型PGA(碰焊PGA)。( 见表面贴装型PGA)。

40、piggy back
驮载封装。指配有插座的陶瓷封装，形关与DIP、QFP、QFN  相似。在开发带有微机的设备时用于评价程序确认操作。例如，将EPROM 插入插座进行调试。这种封装基本上都是定制品，市场上不怎么流通。

41 、PLCC(plastic leaded chip carrier)
带引线的塑料芯片载体。表面贴装型封装之一。引脚从封装的四个侧面引出，呈丁字形，是塑料制品。美国德克萨斯仪器公司首先在64k  位DRAM 和256kDRAM 中采用，现在已经普及用于逻辑LSI 、DLD(或程逻辑器件)等电路。引脚中心距1.27mm，引脚数从 18 到84。 J 形引脚不易变形，比 QFP 容易操作，但焊接后的外观检查较为困难。
PLCC 与LCC(也称 QFN)相似。以前，两者的区别仅在于前者用塑料，后者用陶瓷。但现在已经出现用陶瓷制作的J 形引脚封装和用塑料制作的无引脚封装( 标记为塑料LCC、PCLP、P－ LCC 等)，已经无法分辨。为此，日本电子机械工业会于1988 年决定，把从四侧引出 J 形引脚的封装称为QFJ，把在四侧带有电极凸点的封装称为QFN(见 QFJ 和QFN)。

42、P －LCC(plastic teadless chip carrier)(plastic leaded chip currier)
有时候是塑料QFJ  的别称，有时候是QFN(塑料LCC)的别称(见 QFJ 和QFN)。部分LSI 厂家用 PLCC 表示带引线封装，用P－LCC 表示无引线封装，以示区别。

43、QFH(quad flat high package)
四侧引脚厚体扁平封装。塑料QFP  的一种，为了防止封装本体断裂，QFP 本体制作得
较厚( 见QFP)。部分半导体厂家采用的名称。

44、QFI(quad flat I-leaded packgac)
四侧I 形引脚扁平封装。表面贴装型封装之一。引脚从封装四个侧面引出，向下呈I 字。 也称为MSP(见MSP)。贴装与印刷基板进行碰焊连接。由于引脚无突出部分，贴装占有面积小于QFP 。日立制作所为视频模拟IC 开发并使用了这种封装。此外，日本的Motorola 公司的PLL IC 也采用了此种封装。引脚中心距1.27mm，引脚数从18 于68 。

45、QFJ(quad flat J-leaded package)
四侧J  形引脚扁平封装。表面贴装封装之一。引脚从封装四个侧面引出，向下呈J 字形。是日本电子机械工业会规定的名称。引脚中心距1.27mm。材料有塑料和陶瓷两种。塑料 QFJ 多数情况称为PLCC(见PLCC)，用于微机、门陈列、 DRAM、ASSP、OTP 等电路。引脚数从18  至84。陶瓷QFJ 也称为CLCC 、JLCC(见CLCC)。带窗口的封装用于紫外线擦除型EPROM  以及带有EPROM 的微机芯片电路。引脚数从32 至84。

46、QFN(quad flat non-leaded package)
四侧无引脚扁平封装。表面贴装型封装之一。现在多称为 LCC。QFN